Меню сайта

Самая детальная информация межкомнатная дверь 70 у нас на сайте.
Предыдущая     |         Содержание     |    следующая

Устройства запаздывания

Блоки запаздывания с последовательной передачей входного, сигнала по цепочке ЗУ

Принцип действия подобного устройства заключается в том, что переключение контактов импульсных элементов схем ЗУ из одного положения в другое приводит к принудительному распространению входного напряжения вдоль цепочки последовательно включенных запоминающих ячеек и заряжает за каждый такт запоминающий конденсатор новой ячейки. Для иллюстрации этого принципа предположим, что имеется цепочка схем ЗУ (рис. 70,а), где все четные контактные группы выполнены нормально закрытыми, нечетные — нормально открытыми.

Пусть далее все запоминающие конденсаторы ячеек не заряжены и на вход блока подано постоянное по величине напряжение входного сигнала. Тогда при первом такте происходит замыкание всех нечетных контактов, и размыкание четных контактов. Это приводит к заряду запоминающего конденсатора первой ячейки до напряжения входного сигнала. Конденсаторы остальных нечетных ячеек не будут заряжены, поскольку предыдущие запоминающие ячейки также не были заряжены. В следующий такт работы происходит размыкание всех нечетных по номеру контактных групп и замыкание четных. В этом случае напряжение входного сигнала, запоминаемое на конденсаторе ячейки № 1. будет передано в ячейку № 2 и зарядит ее запоминающий конденсатор. Конденсаторы остальных четных ячеек снова не будут заряжены, поскольку предыдущие запоминающие ячейки не имели запоминаемого напряжения.

Новый такт работы схемы приводит снова к замыканию всех контактных групп нечетных запоминающих ячеек и размыканию контактных групп четных ячеек. Напряжение входного сигнала теперь переходит в ячейку № 3, заряжая ее запоминающий конденсатор. Входное напряжение в этом случае также поступает и на запоминающий, конденсатор ячейки. № 1. Однако этот конденсатор был уже ранее заряжен до той же самой величины, и теперь произойдет лишь под заряд емкости ячейки № 1 в случае, если она разрядилась на некоторую величину за время предыдущих тактов. Если же входное напряжение за время двух предыдущих тактов изменилось, то эта емкость перезарядится до новой величины напряжения входного сигнала. Остальные ячейки схемы запоминающего устройства не получат напряжения и в рассматриваемый такт работы схемы.

Аналогичным образом можно рассмотреть дальнейшее распространение напряжения входного сигнала вдоль цепочки запоминающих ячеек. Таким образом, напряжение входного сигнала распространяется вдоль запоминающих ячеек, достигая выхода запоминающего устройства через N тактов работы схемы устройства ее управления, причем число N равняется числу запоминающих ячеек схемы.

определяется числом запоминающих ячеек N и частотой коммутации / их контактных групп:

—интервал замкнутого (разомкнутого) состояния контактов запоминающего устройства. Управление величиной времени запаздывания этого типа блока запаздывания осуществляется путем изменения частоты коммутации контактных групп запоминающего устройства.

Общая структурная схема блока запаздывания с применением принципа принудительного распространения входного сигнала вдоль цепочки запоминающих ячеек и кусочно-линейной аппроксимацией ступенчатой, кривой выходного напряжения приведена на рис. 75, б. Здесь отмечены следующие элементы: 1 — входное устройство; 2— запоминающее устройство, выполненное в виде цепочки запоминающих ячеек (рис.70); 3—устройство кусочно-линейной аппроксимации кривой выходного напряжения; 4 — выходное устройство; 5 — устройство управления величиной времени запаздывания (т) (для схем БРЗ).

В общем случае схема блока запаздывания может иметь несколько устройств управления, что позволяет решать поставленные задачи более гибкими методами.

Перейдем к рассмотрению конструкций и схем разработанных блоков запаздывания, использующих принцип принудительного распространения входного напряжения вдоль цепочки запоминающих ячеек.

На рис, 82 приведена принципиальная схема разработанного БРЗ. Запоминающее устройство этой схемы представляет собой цепочку последовательно включенных запоминающих ячеек, выполненных в виде катодных повторителей Л1...Лп с запоминающими емкостями С на входе, причем все ячейки соединены друг с другом через контакты К1... Кп, где все четные по номеру контактные группы являются нормально закрытыми, нечетные — нормально открытыми.

Время запаздывания т определяется числом запоминающих ячеек БРЗ * и частотой коммутации контактов К... Кп